出一種基于環形諧振器調制器的光學引擎架構，以解決共封裝光學應用的容量需求。展示了核心100Gb/s發射器單元的系統性能，并展示了使用8個波長在單根光纖上的800 Gb/s傳輸。（IPC 2020）

第二節    光學引擎架構

圖1顯示了基于環形諧振器的3.2Tb/s光學引擎的建議概念。環形諧振器調制器為高密度應用提供了許多優勢。首先，它的占地面積非常小，小于0.01mm^2。因此，結電容小于100 fF。調制器可以作為集總元件來驅動，從而簡化了驅動器架構并限制了功耗。其次，環形諧振器調制器是波長選擇的，允許使用波分復用（WDM）方案的體系結構，每個光纖對具有多個通道（波長）。與多波長激光器（例如量子點激光器）結合使用，可將TB容量光學引擎所需的光纖和激光器數量減少到實用水平。

光學引擎的制造必須具有很高的良率，才能滿足TB級別的成本目標。這需要通過銅柱互連，光纖的無源對準和晶圓級激光附著進行2.5D或3D集成。

圖1-a）用于具有51.2 T開關ASIC的共封裝應用中的3.2 Tb/s光學引擎的建議架構，由基于環的100G調制器和接收器單元構成，并具有邊緣耦合光纖陣列；b）100G調制器單元的SEM，位于150μm間距的Cu柱之間。

圖2-a）由驅動器IC和SiP芯片組成的800G發射機的框圖，以及梳狀輸入頻譜和調制輸出頻譜；b）環形諧振調制器的消光比與插入損耗的關系，突出顯示了插入損耗為6dB時的工作點；c）在最佳工作點處的100 Gb/s PAM-4眼圖，已捕獲且在Rx處施加了5抽頭FFE。

第三節   800 Gb/s傳輸器性能

為了演示50 Gbaud發射機單元的性能，制作了一個800 Gb/s發射機演示，如圖2所示。它由8個通道組成，這些通道由100 Gb/s PAM-4調制，并以WDM配置發射到單根光纖中。調制器包含兩個相移段，它們具有2：1的環覆蓋率。較長的段使用最高有效位（MSB）進行編碼，較短的段使用同步的最低有效位（LSB）進行編碼，以使組合的光調制為PAM-4格式。每個段均由一個22 nm CMOS的3.2 V擺幅50Gb/s NRZ驅動器IC驅動。

硅光子管芯由公共邊緣面上的輸入和輸出邊緣耦合器形成，并通過單個總線波導連接在管芯上。八個環形調制器在總線波導上串行定向，每個調制器均由熱調諧器控制。外部量子點激光源提供了以100 GHz間隔的8個C波段波長的輸入梳。如圖2a所示，將每個環形調制器熱調諧到單獨的波長。

硅光子管芯和驅動器IC均具有150um間距的銅柱陣列，并倒裝芯片安裝在335 um厚的有機中介層上。MSB和LSB驅動器位于環形調制器的正上方，直接通過中介層中的過孔互連。

驅動器IC包含用于每個通道的內部PRBS發生器，需要28 GHz外部時鐘輸入。因此，發射器不需要RF輸入波形，從而形成了獨立的發射器組件。

每個通道的插入損耗為6 dB，消光比為5dB，如圖2b所示。這是模擬的工作點，可提供-4.2 dBm（相對于0 dBm輸入）的最大光調制幅度（OMA）和0.95 dB的TDECQ。還顯示了此狀態的原始眼圖。請注意，驅動器IC內部沒有Tx預加重，電平設置或FFE。在TDECQ計算中添加5個抽頭的RxFFE會產生一個開放且均勻的眼圖。

每個100 Gb/s的通道平均耗散2.25pj/bit的電能，并占用0.27 mm^2的面積。不考慮邊緣光纖耦合所需的裸片面積，這提供了370 Gb/mm^2的帶寬密度。

第四節    結論

提出了一種光學引擎架構，能夠解決未來十年數據中心連接性和存儲面臨的高密度光學互連挑戰。該基于環形諧振器的平臺通過使用具有單光纖輸出的800 Gb/s PAM-4發射機進行了演示，該發射機在C頻段工作，能耗為2.25 pJ/bit。